

English Translation of Japanese Patent Laid-Open 60-109282

Published: June 14, 1985

Inventor(s): Seiichi IWAMATSU

Translated: July 27, 1998

JAPAN PATENT OFFICE (JP)
PATENT APPLICATION PUBLICATION
PATENT PUBLICATION OFFICIAL REPORT(A)
SHO60-109282

Int. Cl. 4 H 01 L 29/78

27/12

H 01 L 21/324

IDENTIFICATION NUMBER:

IN-OFFICE SERIAL NUMBER: 8422-5F, 8122-5F, 6603-5F

PUBLICATION: June 14, 1985

THE NUMBER OF INVENTION: 1

INSPECTION CLAIM, NOT CLAIMED

(total 2 pages)

Title of the Invention: Semiconductor Device

Application No. : Sho 58-216871

Filed: November 17, 1983

Inventor(s)

Address: 3-5-3, Yamato, Suwa-shi

Kabushiki Kaisha Suwa Seikosha

Name: Seiichi Iwamatsu

Applicant

Name: Kabushiki Kaisha Suwa Seikosha

Address: 2-4-1, Nishi-shinjyuku, Shinjyuku-ku, Tokyo

Attorney: Patent Attorney, Tsutomu Mogami

SPECIFICATION

1. Title of the Invention
Semiconductor Device

2. Scope of Claims

1. A semiconductor device characterized in that a surface of an amorphous semiconductor layer is polycrystallized or single-crystallized.

3. Detailed Description of the Invention

The present invention relates to a structure of a semiconductor device using an amorphous semiconductor film.

Conventionally, a semiconductor device made of an amorphous semiconductor film has been generally formed by using a single film of an amorphous semiconductor.

However, according to the above conventional semiconductor device, since mobility of the amorphous semiconductor film was small, there was a drawback that it is impossible to operate at high speed.

It is an object of the invention to improve the drawback of the prior art and to provide a semiconductor device which can operate at high speed by using an amorphous semiconductor film.

To attain the above object, the present invention has a basic structure of a semiconductor device, which is characterized in that the surface of the amorphous semiconductor film is polycrystallized or single crystallized.

The present invention is described below in detail with reference to some examples.

Fig. 1 is a cross sectional view of a semiconductor device which shows an example of the present invention. In more detail, an amorphous Si layer 2 is formed on the surface of a glass substrate 1, and its surface is single-crystallized or polycrystallized at least in an extremely thin region (100Å to 1000Å) under a gate by laser annealing using an excimer laser of extreme ultraviolet radiation wavelength, lamp annealing using extreme ultraviolet radiation lamp, electron beam annealing and the like, thus forming a crystallized Si layer 3. Thereafter, diffused layers 4 and 5, a field oxide film 6, a gate oxide film 7, a gate electrode 8, an Al electrode 9 and the like are formed at low temperature, thereby forming MOS type FET.

As the method of the present invention, the very surface of the main section of an amorphous semiconductor film is crystallized, thus enabling speed-up by an increase in mobility by one to two figures.

The present invention can be applied in the case of using the amorphous semiconductor film as wirings in which only the surface or part is crystallized.

4. Brief Description of the Drawings

Fig. 1 is a cross sectional view of a semiconductor device showing an example of the present invention.

1... glass substrate

- 2... amorphous semiconductor film
- 3... crystallized layer
- 4, 5... diffusion layer
- 6... field oxide film
- 7... gate oxide film
- 8... gate electrode
- 9... Al electrode

Applicant, Kabushiki Kaisha Suwa Seikosha
Attorney Patent attorney, Tsutomu Mogami

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

004354167

WPI Acc No: 1985-181045/198530

Device surface amorphous semiconductor film - multi- or mono-crystallised
to have speed of carrier NoAbstract Dwg 1/1

Patent Assignee: SUWA SEIKOSHA KK (SUWA)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
JP 60109282	A	19850614	JP 83216871	A	19831117	198530 B

Priority Applications (No Type Date): JP 83216871 A 19831117

Title Terms: DEVICE; SURFACE; AMORPHOUS; SEMICONDUCTOR; FILM; MULTI;
MONO; CRYSTAL; SPEED; CARRY; NOABSTRACT

Derwent Class: L03; U12; U14

International Patent Class (Additional): H01L-021/32; H01L-027/12;
H01L-029/78

File Segment: CPI; EPI

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑪ 公開特許公報(A)

昭60-109282

⑫ Int.Cl.⁴

識別記号

庁内整理番号

⑬ 公開 昭和60年(1985)6月14日

H 01 L 29/78

8422-5F

27/12

8122-5F

// H 01 L 21/324

6603-5F

審査請求 未請求 発明の数 1 (全2頁)

⑭ 発明の名称 半導体装置

⑮ 特 願 昭58-216871

⑯ 出 願 昭58(1983)11月17日

⑰ 発 明 者 岩 松 誠 一 諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

⑱ 出 願 人 株式会社諏訪精工舎 東京都新宿区西新宿2丁目4番1号

⑲ 代 理 人 弁理士 最 上 務

明 細 書

1 発明の名称

半導体装置

2 特許請求の範囲

アモルファス半導体膜表面は多結晶化または単結晶化されて成る事を特徴とする半導体装置。

3 発明の詳細な説明

本発明はアモルファス半導体膜を用いた半導体装置の構造に関する。

従来、アモルファス半導体膜による半導体装置は、アモルファス半導体膜単層を用いるのが通例であった。

しかし、上記従来によると、アモルファス半導体膜の移動度が小なるため、高速化できないという欠点があった。

本発明は、かかる従来技術の欠点をなくし、アモルファス半導体膜を用いて、かつ高速化が可能

な半導体装置を提供することを目的とする。

上記目的を達成するための本発明の基本的な構成は、半導体装置に於て、アモルファス半導体膜表面は多結晶化または単結晶化されて成ることを特徴とする。

以下、実施例により本発明を詳述する。

第1図は本発明の一実施例を示す半導体装置の断面図である。すなわち、ガラス基板1の表面にアモルファスSi膜2、該アモルファスSi膜表面を遠紫外線波長のエキシマ・レーザーによるレーザー・アニールか、遠紫外線ランプによるランプ・アニールか、あるいは電子線アニール等により少なくともゲート下の極めて薄い(100Å~1000Å)領域を単結晶化あるいは多結晶化した、結晶化Si膜3を形成し、拡散層4、5、フィールド酸化膜6、ゲート酸化膜7、ゲート電極8、A&B電極9等低阻で形成して、MOS型P&Nとしたものである。

本発明の如く、アモルファス半導体膜の局部のごく表面を結晶化することにより、移動度が1桁


から2倍大となり、高濃化できる効果がある。

本発明は、アモルファス半導体層を配線として表面のみあるいは部分的結晶化して用いる場合でも適用できる。

4. 図面の簡単な説明

第1図は、本発明の一実施例を示す半導体装置の断面図である。

- 1 ガラス基板
- 2 アモルファス半導体層
- 3 結晶化層
- 4、5 拡散層
- 6 フィールド酸化膜
- 7 ゲート酸化膜
- 8 ゲート電極
- 9 AL電極



第1図

以 上

出 願 人 株式会社 隆 助 精 工 舎

代 理 人 弁 理 士 最 上 務